(Informática Industrial)

 

DISEÑO DE CIRCUITOS PARA SINTESIS DESDE ALTO NIVEL

 

Profesora: Victoria Rodellar - victoria@pino.datsi.fi.upm.es

Departamento de Arquitectura y tecnología de Sistemas informáticos Despacho 4205 (Bloque 4 – Planta 2)

 

 

Descripción:

Esta parte de la asignatura se centra, a un nivel introductorio, en los principios básicos de diseño de sistemas digitales orientados hacia el prototipado rápido de sistemas digitales utilizando FPGAs. Se introduce la metodología para la especificación sistemática de los diferentes niveles de descripción de un sistema con el lenguaje de estándar VHDL, y se realiza el diseño de los mismos mediante la utilización de herramientas de síntesis automática, evaluando las soluciones obtenidas desde el punto de vista de su implementación.

 

Temario:

 

Problemas actuales en el diseño

Tendencias en los lenguajes de descripción hardware

Síntesis desde alto nivel – Variabilidad sintáctica

Diseño para y con reusabilidad

Estimación de potencia

 

Descripción de modelos en VHDL

            Unidades de diseño

            Modelo temporal

            Sintaxis para simulación

            Sintaxis y estilos de codificación para síntesis

 

Flujo de diseño

            Especificación

            Simulación funcional

            Síntesis

            Simulación temporal

            Implementación (ASIC, FPGA)

 

Prácticas:

 

TUTORIAL-1: VHDL para Síntesis. Herramienta Quartus II

TUTORIAL-2: Programación de dispositivos de Altera

 

Realización de modelos sintetizables de: circuitos combinacionales, elementos de memoria, registros, máquinas de estados finitos, sistemas con ruta de datos y control,  ..

 

Síntesis e implementación de los modelos sobre FPGAs de ALTERA

 

Herramientas:

 

 Simulador lógico:               Veribest (VHDL),           ModelSim

 Síntesis:                             FPGA´s de Altera:         Quartus II

 

 

Bibliografía:

 

 

Libros:

[1]  P. J. Anshenden, The designer´s guide to VHDL. Morgan Kauffman Publishers 2008

[2] Richard S. Sandige, Fundamentals of Digital & Computer Design with VHDL, McGraw Hill, 2011

[3] Volnei A. Pedron, Circuit Design and Simulation with VHDL, MIT Press; 2010

[4] Andrew Rushton, VHDL for Logic Synthesis, Wiley-Blackwel, 2011

[5] M. Keating y P. Bricaud, Reuse Methodology Manual  for Systems-on-a-Chip-Design, Kluwer Academic Publishers, 2002.

[6] Scott Hauck and Andre Dehon Ed., Reconfigurable Computing, Morgan Kaufmann 2008

[7] Pong P. Chu, FPGA prototyping by VHDL examples, John Wiley & Sons, 2011

[8]  E. Mandado, L. J. Álvarez y M. D. Valdés, Dispositivos Lógicos Programables. Thomson-Paraninfo 2002

 

Revistas:

IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems

IEEE Transactions on Very Large Scale Integration Systems

IEEE Design & Test of Computers Magazine

 

 

 

Calificación:

 

CALCULO NOTA FINAL =    (0,1 * asistencias a clase firmadas) + (0,3 * Trabajo teórico)  + (0,6 * practicas y proyecto)

 

 

Los avisos, notas y otros aspectos que se hayan de comunicar oficialmente a los alumnos se harán públicos en el tablón de anuncios del Departamento de Arquitectura y Tecnología de Sistemas Informáticos ubicado en el pasillo de la segunda planta.

 

Las horas de tutoría se atenderán mediante solicitud de cita previa por email:

 

            victoria@pino.datsi.fi.upm.es