Arquitecturas orientadas hacia la integracion
 

Asignatura: Optativa y Libre elección del Plan 96

Impartida en el Segundo cuatrimestre  - Nº de Créditos: 9

 

- M. Victoria Rodellar Biarge.    victoria@pino.datsi.fi.upm.es

- Mariano Hermida de la Rica. mariano@olivo.datsi.fi.upm.es

- Victoria Rodellar (despacho: 4205): Previa petición de hora por email.
                                     
- Mariano Hermida (despacho:4208): Previa petición de hora por email.

    Este curso puede resultar adecuado para aquellos alumnos que tengan interés en las siguientes áreas: Diseño Digital, Lenguajes de Descripción Hardware, Síntesis de Circuitos desde Alto Nivel, Implementación con FPGA, Arquitectura y Tecnología de Computadores.
    La asignatura cubre los principios de diseño orientados hacia el prototipado rápido de sistemas digitales, tanto programables como dedicados. Se introducen las nuevas metodologías para la especificación sistemática de los diferentes niveles de descripción de una arquitectura sobre el estándar VHDL, y se realiza el diseño de los mismos mediante la utilización de herramientas de síntesis automática, evaluando las soluciones obtenidas desde el punto de vista de su implementación tecnológica.
- Teoría:

Problemas actuales en el diseño

Tendencias en los lenguajes de descripción hardware

Síntesis desde alto nivel – Variabilidad sintáctica

Diseño para y con reusabilidad

Estimación de potencia

 

Descripción de modelos en VHDL

            Unidades de diseño

            Modelo temporal

            Sintaxis para simulación

            Sintaxis y estilos de codificación para síntesis

 

Flujo de diseño

            Especificación

            Simulación funcional

            Síntesis

            Simulación temporal

            Implementación (ASIC, FPGA)

- Prácticas:
Consistirán en la impartición de los siguientes tutoriales:

TUTORIAL-1: VHDL para Síntesis. Herramienta Quartus II.
TUTORIAL-2: Programación de dispositivos de Altera.
TUTORIAL-3: Herramienta ALLIANCE para LINUX.

Realización por parte de los alumnos de un conjunto de prácticas individuales de baja complejidad consistentes en la programación, simulación, síntesis, y testeo de algunas unidades funcionales: Memorias, Registros, Buses, Buffers triestado, Alu, etc...

Y un proyecto de complejidad media en el que se abordará su diseño simulación, síntesis e implementación tanto sobre FPGAs de ALTERA como sobre una librería tecnológica utilizando la herramienta ALLIANCE.
 

 Con objeto de facilitar la realización de este curso a todos aquellos alumnos que estén interesados en seguirlo a distancia, se han seleccionado una serie de herramientas de diseño, que si bien el departamento dispone de las correspondientes versiones profesionales con licencia, existen versiones de estudiante para plataformas PC, que presentan unas ciertas limitaciones en el número de líneas de código que admiten, bibliotecas de componentes y funciones accesibles, pero que son perfectamente adecuadas para cubrir los objetivos del curso.
Simulador lógico: Veribest (VHDL) , ModelSim

Síntesis:

Quartus II: http://www.altera.com
ALLIANCE: http://www-asim.lip6.fr/recherche/alliance/
Libros:

[1]  P. J. Anshenden, The designer´s guide to VHDL. Morgan Kauffman Publishers 2008

[2] Richard S. Sandige, Fundamentals of Digital & Computer Design with VHDL, McGraw Hill, 2011

[3] Volnei A. Pedron, Circuit Design and Simulation with VHDL, MIT Press; 2010

[4] Andrew Rushton, VHDL for Logic Synthesis, Wiley-Blackwel, 2011

[5] M. Keating y P. Bricaud, Reuse Methodology Manual  for Systems-on-a-Chip-Design, Kluwer Academic Publishers, 2002.

[6] Scott Hauck and Andre Dehon Ed., Reconfigurable Computing, Morgan Kaufmann 2008

[7] Pong P. Chu, FPGA prototyping by VHDL examples, John Wiley & Sons, 2011

[8]  E. Mandado, L. J. Álvarez y M. D. Valdés, Dispositivos Lógicos Programables. Thomson-Paraninfo 2002


Revistas:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems.
IEEE Transactions on Very Large Scale Integration Systems.
IEEE Design & Test of Computers Magazine.

    La evaluación de la asignatura se realizará sobre la base de los trabajos individuales realizados por cada alumno, el proyecto, la asistencia clase, y el comentario y presentación de un articulo.

CALCULO NOTA FINAL =    (0,1 * asistencias a clase firmadas) + (0,3 * Trabajo teórico)  + (0,6 * practicas y proyecto)

    Las horas de tutorías, avisos, notas y otros aspectos que se hayan de comunicar a los alumnos se harán públicos en el tablón de anuncios de la asignatura
Departamento de Arquitectura y Tecnología de Sistemas Informáticos, ubicado en el bloque IV, segunda planta.

 
Última actualización: 31 de enero de 2013